معماری پردازنده قدرت کارآمد و پردازنده سلولی
Power efficient processor architecture and the Cell processor
تاریخ: ۲۰۰۵
پایگاه: IEEE Xplore
نام مجله: In High-Performance Computer Architecture
قیمت: ۱۰۰,۰۰۰ ریال
تعداد صفحات انگلیسی: ۵
تعداد صفحات فارسی: ۱۰
کد: ۵۵۰۴۶
چکیده فارسی
این مقاله پیش زمینه و استدلالی را در مورد بعضی از معماری‌ها و تصمیمات جهت طراحی در پردازنده سلولی، یعنی پردازنده‌ای که برای محاسبات فشرده و کاربردهای رسانه‌ای غنی پهنای باند که مشترکا توسط شرکت‌های سونی، توشیبا و IBM توسعه داده شده است، ارائه می‌دهد.
چکیده انگلیسی
This paper provides a background and rationale for some of the architecture and design decisions in the cell processor, a processor optimized for compute-intensive and broadband rich media applications, jointly developed by Sony Group, Toshiba, and IBM
مشخصات استنادی
Hofstee, H. P. (2005, February). Power efficient processor architecture and the Cell processor. In High-Performance Computer Architecture, 2005. HPCA-11. 11th International Symposium on (pp. 258-262). IEEE
دانلود اصل مقاله
ویژگی‌های مقاله معماری پردازنده قدرت کارآمد و پردازنده سلولی
مقاله “معماری پردازنده قدرت کارآمد و پردازنده سلولی” در سال ۲۰۰۵ در مجله In High-Performance Computer Architecture چاپ شده و در پایگاه اطلاعاتی IEEE Xplore نمایه شده است. این مقاله به بررسی معماری‌ها و تصمیمات جهت طراحی در پردازنده سلولی، یعنی پردازنده‌ای که برای محاسبات فشرده و کاربردهای رسانه‌ای غنی پهنای باند که در شرکت‌های سونی، توشیبا و IBM توسعه داده شده است پرداخته است. همچنین براساس اطلاعات پایگاه اطلاعاتی گوگل اسکولار این مقاله ۴۵۰ بار مورد استناد قرار گرفته است.
دیدگاه خود را ثبت کنید
تمایل دارید در گفتگوها شرکت کنید؟در گفتگو ها شرکت کنید.