Design of robust, energy-efficient full adders for deep – submicrometer design using hybrid – CMOS logic style

تاریخ: ۲۰۰۶

پایگاه: IEEE Xplore

لینک دانلود اصل مقاله

نام مجله: Very Large Scale Integration (VLSI) Systems

قیمت: ۱۵۰,۰۰۰ ریال

تعداد صفحات انگلیسی: ۱۳

تعداد صفحات فارسی: ۲۴

کد: ۳۰۳۳۵

چکیده فارسی

ما طراحی جدیدی را برای یک تمام جمع‌کننده یک بیتی با استفاده از سبک طراحی CMOS هیبرید ارائه می‌کنیم. تلاش برای رسیدن به قابلیت درایو خوب، مقاوم بودن در برابر نویز و عملکرد با توان پایین برای تکنولوژی زیرمیکرون، تحقیق ما را به سمت بررسی طراحی سبک CMOS هیبرید هدایت کرد. سبک طراحی CMOS هیبرید از مدارهای سبک منطق CMOS مختلفی برای ساختن تمام جمع‌کننده‌هایی با عملکرد مطلوب استفاده می‌کند. با استفاده از این روش، درجه آزادی بیشتری در طراحی برای طراح فراهم می‌شود تا محدوده گسترده‌ای از کاربردها را در نظر بگیرد و در نتیجه مشکلات طراحی تا حد قابل توجهی کاهش می‌یابند. ما تمام جمع‌کننده‌های CMOS هیبرید را بر اساس ساختار به سه دسته کلی تقسیم می‌کنیم. با استفاده از این دسته‌بندی می‌توان بسیاری از طراحی‌های جمع‌کننده‌ها را متصور شد. ما طراحی تمام جمع‌کننده جدیدی را پیشنهاد می‌کنیم که به یکی از دسته‌های پیشنهادی تعلق دارد. تمام جمع‌کننده پیشنهادی مبتنی بر یک مدار XOR-XNOR جدید است که خروجی‌های نوسان کامل XOR و XNOR را به طور همزمان تولید می‌کند. این مدار بهتر از همتاهای خود عمل می‌کند و ۵%-۳۷% بهبود در حاصل ضرب توان تأخیر نشان می‌دهد. یک طبقه خروجی CMOS هیبرید نیز پیشنهاد شده است که از سیگنال‌های همزمان XOR-XNOR استفاده می‌کند. این طبقه خروجی قابلیت درایو خوبی دارد که امکان کسکید کردن جمع‌کننده‌ها را بدون نیاز به قرار دادن بافر بین طبقات کسکید شده فراهم می‌سازد. در مقایسه با بهترین همتای خود، این طرح به ۴۰% کاهش در PDP می‌رسد. ما در طی آزمایش‌ها متوجه شدیم که به هنگام کار با ولتاژهای تغذیه پایین، بسیاری از جمع‌کننده‌های از مشکلات نوسان پایین و نویز بالا رنج می‌برند. تمام جمع‌کننده پیشنهادی انرژی کارآمد است و بدون مصالحه‌ی قابلیت درایو و قابلیت اطمینان، بهتر از چندین تمام جمع‌کننده استاندارد عمل می‌کند. مدار تمام جمع‌کننده جدید با تمامیت سیگنال و قابلیت درایو عالی به طور موفقیت‌آمیزی در ولتاژهای پایین عمل می‌کند. برای ارزیابی عملکرد تمام جمع‌کننده جدید در یک مدار واقعی، آن را در یک جمع‌کننده آرایه‌ای چهار عملوندی ۴ و ۸ بیتی با جمع‌کننده انتشار رقم نقلی نهایی پیاده‌سازی کردیم. جمع‌کننده جدید در مقایسه با تمام جمع‌کننده‌های استاندارد، عملکرد بهتری نشان داد.

چکیده انگلیسی

We present a new design for a 1-b full adder featuring hybrid-CMOS design style. The quest to achieve a good-drivability, noise-robustness, and low-energy operations for deep submicrometer guided our research to explore hybrid-CMOS style design. Hybrid-CMOS design style utilizes various CMOS logic style circuits to build new full adders with desired performance. This provides the designer a higher degree of design freedom to target a wide range of applications, thus significantly reducing design efforts. We also classify hybrid-CMOS full adders into three broad categories based upon their structure. Using this categorization, many full-adder designs can be conceived. We will present a new full-adder design belonging to one of the proposed categories. The new full adder is based on a novel xor-xnor circuit that generates xor and xnor full-swing outputs simultaneously. This circuit outperforms its counterparts showing 5%-37% improvement in the power-delay product (PDP). A novel hybrid-CMOS output stage that exploits the simultaneous xor-xnor signals is also proposed. This output stage provides good driving capability enabling cascading of adders without the need of buffer insertion between cascaded stages. There is approximately a 40% reduction in PDP when compared to its best counterpart. During our experimentations, we found out that many of the previously reported adders suffered from the problems of low swing and high noise when operated at low supply voltages. The proposed full adder is energy efficient and outperforms several standard full adders without trading off driving capability and reliability. The new full-adder circuit successfully operates at low voltages with excellent signal integrity and driving capability. To evaluate the performance of the new full adder in a real circuit, we embedded it in a 4- and 8-b, 4-operand carry-save array adder with final carry-propagate adder. The new adder displayed better performance as compared to the standard full adders

مشخصات استنادی

Goel, S., Kumar, A., & Bayoumi, M. A. (2006). Design of robust, energy-efficient full adders for deep-submicrometer design using hybrid-CMOS logic style. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 14(12), 1309-1321

دانلود اصل مقاله

ویژگی‌های مقاله طراحی تمام جمع کننده های مقاوم و انرژی کارآمد برای طراحی های زیرمیکرون با استفاده از سبک منطق CMOS هیبرید

مقاله “طراحی تمام جمع کننده های مقاوم و انرژی کارآمد برای طراحی های زیرمیکرون با استفاده از سبک منطق CMOS هیبرید” در سال ۲۰۰۶ در مجله Very Large Scale Integration (VLSI) Systems چاپ شده و در پایگاه اطلاعاتی IEEE نمایه شده است. این مقاله به بررسی تمام‌جمع‌کننده یک بیتی، سبک طراحی CMOS هیبرید و تکنولوژی زیرمیکرون پرداخته است. همچنین براساس اطلاعات پایگاه اطلاعاتی گوگل اسکولار این مقاله ۱۷۸ بار مورد استناد قرار گرفته است.